AI 新聞 2026年8月31日

本週 · 發布日 8 月 30 日

晶片上的高速記憶體縮 25% 面積、寫入快 42%。

喬治亞理工學院與電子設計軟體商 Synopsys 發表論文，對象是 2 奈米製程的 6 電晶體 SRAM。SRAM 是貼在運算單元旁邊的高速小記憶體，也是晶片上最占面積的東西之一。論文的做法是把它改成立體堆疊：把負責存取的電晶體搬進金屬連線層，配合矽奈米片與埋入式供電軌，單元面積比高效能矽基準少 25%、子陣列的寫入延遲少 42.2%（Semiconductor Engineering，08-30；論文原文 arXiv 2608.22741，2026 年 8 月）。為什麼值得記： SRAM 既然是晶片上最占面積的東西之一，面積少 25% 就是往今日主線第 2 點那句「承重的是總持有成本」的方向走。但這則目前對採購與產品決策沒有可執行動作，本報只做技術追蹤。⚠️ 這是論文階段的設計提案，不是量產良率，中間隔著整條製程驗證。