AIニュース 2026年9月2日

今週 · 発表日 9 月 1 日

トランジスタを上下に積むあの道が、初めて歩留まりの数字を出した。45% から 85% へ。

ベルギーの imec は先端プロセスの共同研究拠点で、主要な半導体工場も装置企業もその提携先にあり、そのロードマップはしばしば業界の共通の時間表として扱われる。9 月 1 日の技術報告が扱うのは CFET だ。p 型と n 型のトランジスタを上下に積み、標準セルの高さをいまの 5.5 トラックから 3 トラックまで縮める。今日新しいのは、数字が「より小さい」だけではなくなった点になる。 裏面から接触を取る新しいやり方で、下側の駆動電流が 5 倍に上がり、生き残る歩留まりが 45% から 85% へ上がった（Semiconductor Engineering、09-01）。判断の分かれ目は歩留まりのほうになる。45% から 85% は、この道が初めて公開の場へ出した、製造できるかどうかの読み取りだ。ただしそれが量っているのは単一の統合モジュールの生き残る歩留まりであって、チップ 1 個ぜんぶの歩留まりではない。二つを入れ替えてはいけない。⚠️ これは研究機関の試作ラインの読み取りであって、どこかの半導体工場による量産の宣言ではない。次に見るべき読み取りは、どの工場が CFET の歩留まりを自社の量産の宣言に書き込むか、になる。