研究とモデル 2026年11月1日

今週 · プレプリント、arXiv 2610.39570

著者の自己申告では FPGA 実装が RTL の 9.6 倍

Leo Itoh 氏と Junichiro Kadomoto 氏は、AI エージェントに CPU 設計を FPGA へ実装させて実測し、実行速度はシングルスレッドの RTL ソフトウェアシミュレーションの 9.6 倍だったと自己申告した。 半導体設計チームと設計ソフト会社にとっての論点は、設計エージェントが評価結果を速く得られるよう、検証の工程を組み替えるかどうかである。ただしこの結果は人の監督下の単一コアの設計で、著者の自己申告である。測ったのは、同じ設計で CoreMark を 8,000 回実行する速度である。この論文は ISCAS 2027 に投稿された。設計はシングルサイクルの RV32I から始まり、3 命令同時発行のアウトオブオーダー RV32IM コアまで進んだ。Artix-7 FPGA では 130 MHz、5.61 CoreMark/MHz で動いた。比較対象は量産水準の並列シミュレーションではない（arXiv 2610.39570）。 どう確かめたか →